La síntesis booleana o combinacional es un proceso mediante el cual se optimiza una red de puertas lógicas, con el fin de reducir su consumo, minimizar costos, minimizar área y aumentar el rendimiento a la hora de ser implementada. Por otra parte la programación genética es una alternativa importante para generar estructuras de hardware interesantes y eficientes. Se ha demostrado que los algoritmos evolutivos (AE) tienen mejor rendimiento si se implementan en sistemas paralelos. Este artículo presenta la implementación de un algoritmo genético paralelo (PGP) para realizar síntesis booleana en una plataforma basada en CPU-GPU. Esta implementación emplea el modelo de islas, el cual permite la evolución paralela e independiente del PGP a través de las múltiples unidades de procesamiento de la GPU y los múltiples núcleos de un procesador de última generación. Se probaron diferentes alternativas de mapeo del PGP en la plataforma en orden de optimizar el tiempo de respuesta. Como resultado se muestra una aceleración superior a 41.
