Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitalesArtículo de Revista
Este artículo describe el diseño y la implementación de un sistema de verificación funcional basado en la técnica de la aceleración de hardware, "Aceleración de la simulación", utilizando herramientas libres (hardware y software libre) que acercan la solución a desarrolladores pequeños y a espacios académicos que incentivan el desarrollo de soluciones electrónicas locales. Este sistema permite realizar la verificación funcional de sistemas digitales, ejecutando el lenguaje de descripción de hardware (HDL) directamente en un dispositivo emulador (hardware) y visualizando su comportamiento en una estación de trabajo controlada por el usuario o desarrollador. El tiempo de verificación, y por ende el tiempo de producción de un diseño digital de complejidad considerable, se disminuye con el uso de la verificación por emulación de hardware.
