Al diseñar sistemas que incorporen convertidores A/D con un muestreo del orden de gigamuestras por segundo (GS/s) surgen muchas complicaciones. Las principales dificultades están asociadas al controlador del reloj, la etapa de entrada analógica y el interface digital de alta velocidad. Este artículo describe como superar tales dificultades y presentar métodos pata optimizar el diseño del sistema a velocidades del orden de gigahercios. El diseño del reloj, del controlador de entrada diferencial, el interface y las consideraciones sobre el trazado de las conexiones son aspectos complejos que se analizan.
