Este artículo explora los retos de tipo técnico que resultan inherentes a los ADC con entrelazado temporal y proporciona prácticas directrices para el diseño del sistema. Se presentan componentes nuevos e innovadores así como unas técnicas de diseño que atienden las cuestiones más conocidas. También se ofrecen los resultados obtenidos con una FFT de 7 GS/s en una ¿solución entrelazada¿ en un chip con dos convertidores. Se describe finalmente la circuitería para el soporte de aplicaciones capaces de alcanzar unas elevadas prestaciones, incluyendo fuentes de reloj y amplificadores de control.
